中电网 click here 加入收藏
设为首页
EN | 繁体
用户:
密码:
          登录      注册
  新闻中心 最新产品 设计应用 在线座谈 紧缺人才培训 研讨会 在线商店 解决方案 电子百科 技术论坛
  首页 新闻中心 最新产品 设计应用 在线座谈 紧缺人才培训 研讨会 电子商城 解决方案 电子百科 博客 技术论坛
空白
 
空白
   您现在所处的位置: 首页 > 嵌入式系统 > 并行嵌入式系统 > 正文
双核DSP片TMS320VC5421的并行引导方案
2008年6月27日 15:47     
4 VC5421的并行引导自启动操作

4.1 用户程序的搬移

两个DSP核要完成各自的功能,执行的用户程序是不尽相同的,而且A核的用户程序还要控制B核的复位,因此两个DSP核的Boot表内容是不同的。由DMA方式内部存储器图可知,程序空间的第0页和第1页属于A核,第2页和第3页属于B核。因此,需要注意的是,当Bootloader程序搬移用户程序时,A核的用户程序要被搬移到内部程序空间的第0页上,而B核的用户程序则要被搬移到第2页上。于是B核Boot表中的程序入口XPC和目的XPC应被设置成0002h。

4.2 Boot表的放置

本系统用4Mbit(256k×16)FLASH器件SST39VF400A作为片外数据存储器。页选信号由DSP通过CPLD给出,并且映射到DSP中I/O空间的0000h地址单元的低5位(系统复位后5位均为0,即第0页)。如图4所示。另外,此地址单元的第5位(CFG位)是控制FLASH映射的配置位。当CFG为0时,FLASH被映射到DMA片外数据空间的0000h,此时,Bootloader程序可以以DMA方式从FLASH中搬移数据并进行自启动;当CFG为1时,FLASH被映射到CPU片外数据空间的8000h,在这种情况下,可以通过程序向FLASH中烧写数据。因此,这一位在系统上电或复位后将被设置成0,以使A核能够顺利启动。

由于两个DSP核的Boot表内容不同,故应视Boot表的大小,将两个Boot表放到FLASH的不同页上,以便对两个核分别实行引导。本设计将A核的Boot表放到第0页,将B核的Boot表放到第1页。

图5

4.3 外总线控制权的释放

如图5所示,在GPIO控制寄存器(地址3Ch)中,XIO_GRANT位为1代表相应的DSP核取得了片外总线的控制权;而在还没有取得控制权(XIO_GRANT位为0)但在申请片外总线的控制权时,相应的XIO_REQ位应置为1;CORE_SEL位用于表示程序在哪个核上运行,当在CPU A上运行时,读A核的GPIO控制寄存器的CORE_SEL位将返回到“0”,而当同一个程序在CPU B上运行时,读B核的GPIO控制寄存器的CORE_SEL位将返回到“1”。有关GPIO控制寄存器的其它相关位,设计时可查阅有关的参考文献1。

4.4 FLASH的烧写

笔者根据SST39VF400A的资料编写了一个DSP程序,该程序可同时将A核的Boot表烧写到FLASH的第0页,而将B核的Boot表烧写到第1页。

在系统上电或复位后,A核首先运行它的Boot-loader程序(此时FLASH的第0页映射到DMA片外数据空间的0000h地址单元),A核启动后执行用户程序。用户程序首先将页选设置成第1页,这样,FLASH的第一页将被映射到DMA片外数据空间的0000h;然后,A核释放片外总线控制权,并给B核发出复位信号,此时由于只有B核复位,且A核已释放片外总线的控制权,因此,B核将申请到片外总线控制权,同时执行Bootloader程序的启动以完成整个DSP引导。完整的启动过程流程图如图6所示,下面是A核的启动测试程序代码:
mmregs
titlc ″testLEDA″
global begin
text
.............
begin stm #0x000,0x0061 ;设置页选信号
portw ox0061,00h
call wait



andm #0xffcf,3ch ;释放片外总线
call wait ; 控制权
stm #0x00410x0061 ;给B核复位信号
portw 0x0061,00h
call wait
stm #0x0001,0x0061
portw 0x0061,00h
flash: rsbs 1,xf ;发光二极管亮
call wait
ssbx 1,xf ;发光二极管灭
call wait
b flash
;----Subroutine to wait for some time----
wait: stm #80,ar6
loop0: stm #30000,ar7-
loop1: nop
banz loop1,*ar7-
banz loop0,*ar6-
ret

5 实验验证

本设计中,在DSP的A_XF和B_XF脚上连接两个发光二极管,同时使被加载的用户程序通过循环来设置/清除这两个引脚以使两个发光二极管以不同的频率闪烁,以此来验证用户程序是否成功加载。系统上电后,两个发光二极管先后以不同的频率开始闪烁,说明DSP的A核、B核均成功地实现了上电自举。

http://www.icembed.com/info-25502.htm
上一页   第 [1]   [2]   页
   双核DSP片TMS320VC5421的并行引导方案
   Windows CE下基于TSC2101的音频系统设计
   基于SolidWorks的变型工艺设计系统的研究
   基于USB的LDT实时数据采集系统设计
   艾默生变频器及PLC在恒液位控制中的应用
   基于无线传感器网络轴温探测系统的设计
   一种新的智能控制方法及其在转速伺服系统中的应用
   300MHz至450MHz发送器到小环形天线的匹配网络
用户名:   密码:   
匿名发表
 
空白
技  术  频  道
        嵌入式系统     电源管理
        3G手机     汽车电子
        数字电视     消费电子
        传感器     通信技术
        工业控制     测试测量
        可编程逻辑     中国RoHS
        DSP与MCU     无源元件
        电子制造     模拟电路
空白
2008年4月10日   10:00-12:00
LaserStreamTM - 采用优化的低功耗设计的新一代导航传感器
座谈公司:Avago
2008年5月20日   10:00-12:00
了解Altera 首推40-nm产品组合
座谈公司:Altera
空白
11月14日:
2007中国电子元件领军厂商评选活动暨“电子元件领军厂商”颁奖仪式
空白
按键电话系统  远程监控  高端路由器
专用集成电路   静态路由表   任播
网络体系结构   ATM地址   网际协议
请您来编写词条                     更多>>
NGI与IPv6
软交换与IMS技术
3GPP核心网技术
网络管理(第3版)
      博客
   nxp-lpc23**学习笔
   资深人士对嵌入式的入门看法
   数字电路一些问答
   HDL设计探究
   PADS新手的一点心得和技巧
   硬件开发之路
     BBS
   异步FIFO结构(极品资料,
   Intel USB2.0 U
   OSBDM的上位机烧写程序,
   如何正确的使用Cyclone
   富士通MB89F202 中文
   C6000 FFT编程指南(
空白
关于我们   |   网站导航   |   广告招商   |   联系方法   |   专家约稿   |   友情链接
许可证号:粤ICP010067
Copyright © 2000-2007 ChinaECNet All Rights Reserved
Tel: 010-82888222, 0755-83243191
Fax: 010-82888220, 0755-83243291